3D Transistor

인텔에서 그냥 22nm도 아닌 3D transistor를 이용한 칩을 발표했습니다.

같은 22nm공정이라고 하더라도 더 많은 transistor를 넣을 수 있고,
소비전력을 줄일 수 있는 방법입니다.
이미 50여년 전에 moore라는 사람이 반도체의 집적도 (혹은 칩 하나에 들어가는
transistor 의 수)가 2년에 두배가 된다라는 예측을 했습니다.
앞으로의 반도체의 발전을 가늠할 수 있는 훌륭한 법칙이지만,
반도체 제조 업계에서는 반드시 지켜야 하는 일종의 저주가 된 셈입니다.
(다들 2년에 2배씩의 성장을 기대하고 있으니 그 기대에 호응하기란
정말 어려운 것이죠. Moore’s Law에 매번 그 성장을 이루기 위해
얼마나 어려운 문제들이 계속해서 생기는지에 대해서는 다루지
않고 있으니까요…)
실제로 최근에는 10nm 이하로 내려가게 되면 거의 물리학적으로
더 이상의 집적도는 이루기 힘들 것이라는 예측이 나오고 있는 상황입니다.

일단 22nm 의 벽을 넘기 위해서 인텔이 과감하게 3D transistor를
상용화하기에 이르렀는데요.

이번의 혁신에 (기술적인 자세한 사항은 더 알아봐야 하겠지만요) 박수를
보내는 마음이구요. 앞으로의 여러 난관들도 또 어디선가 밤세면서 고생하는
엔지니어들의 노력으로 인해서 이겨나갈 수 있지 않을까 하는 기대를
해봅니다.

그건 그렇고…. 이렇게 또 판도가 바뀌니 논문의 방향도 조금은 수정이 되어야 할 것 같네요..ㅡㅡ;

2 thoughts on “3D Transistor

  1. 다들 쉽지 않은 일들을 하시는데, 박사도 그 정도는 힘든 것 같네요. 다만 아직 철이 덜들고 덜 깍여서 더 힘들게 느껴지곤 합니다.

  2. 요즘 많이 힘드시죠? 그래도 박사는 절대 ‘아무나’하는 것은 아니랍니다. ^^
    노동량이 큰 만큼 그에 따른 댓가도 반드시 올꺼예요. 힘내세요!!!

Leave a Reply

Fill in your details below or click an icon to log in:

WordPress.com Logo

You are commenting using your WordPress.com account. Log Out /  Change )

Google+ photo

You are commenting using your Google+ account. Log Out /  Change )

Twitter picture

You are commenting using your Twitter account. Log Out /  Change )

Facebook photo

You are commenting using your Facebook account. Log Out /  Change )

w

Connecting to %s